回路修正システム

回路修正テクノロジーは、ICプロセスで製造されるさまざまなレイヤー層において小規模な設計修正を施すラピッドプロトタイピングを可能にするもので、ファーストシリコンデバグ後の処置、歩留まり改善でのパフォーマンス向上、ベータ開発者に向けた少数の動作チップ作成、信頼性問題の解決などに利用できます。回路修正エンジニアは、設計レイアウト上、修正が必要なチップ上の位置でミリング加工を施した後に、導体ないし絶縁体を正確な形状で除去または堆積できるため、ICメーカーはマスク改版やウェハーの追加処理不要で、設計変更の検証ができるようになります。